

ner en frecuencia al oscilador y el APC en corregir cualquier pequeña variación. Un ajuste grueso y un ajuste fino.

### LA COMPONENTE DE 629, 37 kHz DEL SUBCONVERSION

Esta señal se genera en el VCO 320fh dibujado a la izquierda del diagrama de la Figura 6.


Durante la grabación (RECORD) las señales de referencia fh y las que trae el burst, son muy exactas, pues están generadas en la emisora cuya señal se está grabando. No ocurre lo mismo durante la reproducción (PLAYBACK) donde las señales de referencia se originan en la propia máquina. La cinta, por ejemplo, puede sufrir estiramientos, dilataciones, puede arrugarse, etc. Esto obliga a que se tomen precauciones especiales para asegurar una reproducción correcta de la señal grabada. El diagrama dibujado en la Figura 4 se refiere a lo que ocurre con el oscilador de 3, 579545 MHz durante la grabación (R). El dibujado en la Figura 6 es más completo pues también incluye lo que pasa durante la reproducción (PB).

Notará que, durante este modo, el oscilador controlado a cristal funciona en forma libre (FREERUN) pues el APC que durante la grabación controlaba su fase ha quedado desconectado del oscilador y su frecuencia y fase depende de su cristal. A la izquierda del dibujo vemos el bloque donde se genera la otra componente del subconversor.

Esta componente de 629, 37 kHz, se origina en un oscilador que entrega una señal de 5, 03449 MHz (320 fh) y por división por 2 y por 4 se obtienen los 629, 37 kHz con los que se entra al subconversor. En el PAL-N el VCO genera una señal de 5, 015625 MHz (321 fh) y por división por 2 y por 4 se obtienen los 626, 953 kHz con los que se entra al subconversor.

Generalmente ambos generadores se encuentran ubicados dentro de un mismo circuito integrado y poniendo una patita a un nivel bajo o alto se pasa de un

**Fig. 6.** Mecanismo de formación de la señal de 629, 37 kHz durante el modo Record. Pasando la llave a la posición PB puede analizarse lo que ocurre durante la reproducción. En este caso queda incluido en el circuito el SIDE LOCK DETECTOR.



sistema al otro. Durante la grabación la frecuencia del 320 fh se encuentra controlada por un pulso de frecuencia fh que se forma a partir del pulso de sincronismo horizontal que acompaña a la señal de Luminancia y que se aplica al bloque marcado AFC-Phase Compar. Este mismo bloque recibe un pulso de la misma frecuencia nominal construido por división por 320 de la señal que entrega el VCO 320 fh. La referencia usada es muy exacta. Durante la reproducción (PB) las cosas se complican porque las referencias usadas no son muy exactas y el receptor, que es el destinatario final, está acostumbrado a sincronizar la frecuencia generada por su oscilador de color, con un burst originado en un canal de televisión. Por este motivo es que hay dos etapas, las que se encargan del control de la fase y de la frecuencia del VCO 320 fh. De la fase se encarga el APC que recibe, por una parte, la señal de 3, 5795 MHz que entrega el XTAL VCO y por otra el burst reconstruido a partir de la señal de color grabada en la cinta y que, debido a sus fluctuaciones, puede provocar en el receptor el EFECTO SIDE LOCK que se traduce, en la pantalla del receptor, como errores en la reproducción de los colores. De disminuir estos efectos se encarga el bloque marcado SIDE LOCK DETECTOR de cuyo principio de funcionamiento

hablaremos a continuación.

### EL SIDE LOCK DETECTOR

En los circuitos se lo menciona también como FREQUENCY DETECTOR. Tal como lo vemos en la Figura 6, el bloque Side Lock recibe un pulso de frecuencia horizontal fh, derivado de la cinta y un pulso de frecuencia 320fh originado en el VCO 320 fh. Con el primero construye una señal pulsante que tiene una frecuencia 8 veces menor que la fh o, lo que es lo mismo, un período 8 veces mayor. Esto nos dice que tiene una duración total de:

$$8T_h = 8 \times 63,55 \mu s = 508,4 \mu s$$

Esta señal se aplica a una compuerta que queda "abierta" durante el hemiclo positivo de la misma, es decir durante 254, 2  $\mu s$ .

Como a esta compuerta también se aplica la señal de 320 fh, cuyo período es de 0, 1986  $\mu s$ , quiere decir que pasan:

$$N = \frac{254,2 \mu s}{0,1986 \mu s} = 1280 \text{ pulsos}$$

Mientras este número de pulsos se encuentre entre los 1276 y los 1284 el SIDE LOCK DETECTOR se encuentra inoperante, no existe y el control lo ejerce el APC de la Figura 6.

Pero si el número disminuye por debajo de los 1276 pulsos a la salida del SIDE LOCK DETEC-

TOR, aparece una señal positiva de 63, 55  $\mu s$  de duración, la que queda aplicada al 320 fh, por intermedio de la llave que se encontrará en la posición PB. Esta señal positiva corrige la frecuencia del oscilador. Si el número de pulsos aumenta por encima de los 1284, la señal de corrección de 63, 55  $\mu s$  de duración, toma un valor negativo y la corrección de frecuencia se realiza en el sentido contrario.