Fabricante: Fairchild Semiconductor Corporation.

Características:

•  Alta capacidad de manejo de corriente (200mA).

• Ciclo de trabajo ajustable.

• Estabilidad de temperatura de 0,005%/°C.

• Temporización desde mseg hasta horas.

• Tiempo de apagado menor de 2μSeg.

• Temporizaciones precisas.

• Generación de pulsos.

• Generación de retardos.

• Temporización secuencial.

El LM555/NE555/SA555 es un controlador altamente estable capaz de producir pulsos de temporización precisos. Operando como monoestable, el tiempo de retardo se controla con una resistencia y un capacitor externos. En el modo astable, la frecuencia y el ciclo de trabajo son controlados con precisión mediante dos resistencias y un capacitor externos.

Presentación :

Diagrama de Bloques Interno :

Valores Máximos absolutos (TA = 25°C) :

(TA = 25°C, VCC = 5 ~ 15V, a menos que se especifique otra cosa)

• 1. La corriente de alimentación cuando la salida está alta es típicamente de  menos de 1mA para VCC = 5V.

• 2. Medido para VCC = 5.0V y VCC = 15V

• 3. Esto determinará el máximo valor de RA + RB para la operación con 15V, el máx. total R = 20MΩ, y para la operación en 5V el max. total R = 6.7MΩ.

La Tabla siguiente es para la operación básica como timer :

Cuando una entrada de baja señal se aplica al terminal de reset, la salida de timer queda baja sin importar el voltaje de umbral (threshold) o el voltaje de disparo.  Sólo cuando una señal alta se aplica en el terminal de reset, la salida del timer cambia de acuerdo al voltaje de umbral (threshold) y al voltaje de disparo (trigger).

Cuando el voltaje de umbral excede 2/3 del voltaje de alimentación mientras la salida del timer está alta, la descarga interna del timer Tr se activa, bajando el voltaje de umbral a menos de 1/3 del voltaje de alimentación. Durante este tiempo, la salida del timer se mantiene baja. Luego, si se aplica una señal baja a la entrada de disparo, para que llegue a 1/3 del voltaje de alimentación, la descarga interna del timer Tr de desactiva, decrementando el voltaje de umbral y llevando a un nivel alto nuevamente la salida del timer.

La figura 1 muestra un circuito monoestable. En este modo, el timer genera  un pulso fijo siempre que que el voltaje de disparo caiga por debajo de Vcc/3.

Cuando el voltaje del pulso de disparo aplicado al pin 2 cae por debajo de Vcc/3 mientras la salida del timer está baja, el flip-flop interno del timer desactiva la descarga Tr y provoca que la salida del timer se vuelva alta por la carga del capacitor externo C1 y setea  la salida del flip-flop al mismo tiempo.

El voltaje a través del capacitor externo C1, VC1, se incrementa exponencialmente con la constante de tiempo  t=RA*C y llega hasta 2Vcc/3 con  td=1.1RA*C. De aquí, el capacitor C1 se carga a través de la resistencia RA. La constante de tiempo RAC controla el ancho del pulso de salida.

Cuando el voltaje aplicado al capacitor C1 llega hasta 2Vcc/3, el comparador en el terminal de disparo resetea al flip-flop, activando la descarga Tr. Al mismo tiempo, C1 comienza a descargarse y la slaida del timer se convierte en baja.

De esta forma, el timer operando en modo monoestable repite el proceso descripto. La figura 2 muestra la relación de constante de tiempo basada en RA y C. La figura 3 muestra las formas de onda generales durante la operación como monoestable.

Debe notarse que, para operación normal, el voltaje de pulso de disparo se necesita para mantener un mínimo de Vcc/3 antes que la salida del timer se vuelva baja. Esto es, aunque la salida se mantenga plana si se aplica un pulso de dsiparo diferente mientras la salida está alta, esto puede afectar la forma de onda y no funcionar adecuadamente si el voltaje del pulso de disparo al final del pulso de salida se mantiene por debajo de Vcc/3. La Figura 4 muestra algunas anormalidades en la salida del timer.

 

1 - Circuito Monoestable.	2 - Resistencia y Capacitancia vs Tiempo de retardo (Td)

3- Formas de onda del modo monoestable            4 -  Formas de onda  monoestables (anormales)

Un timer en modo astable se logra agregando una resistencia  RB a la  Figura 1 y configurándolo como muestra la figura 5. En modo astable, el terminal de disparo y el terminal de umbral (threshold) se conectan formando un auto-disparador, operando como un multivibrador. Cuando la salida del timer es alta, internamente apaga la descarga Tr y el VC1 se incrementa exponencialmente con la constante de tiempo (RA+RB)*C.

Cuando el VC1, o el voltaje de umbral, llega hasta 2Vcc/3, la salida del comparador en el terminal de disparo se vuelve alta, reseteando el flip-flop y causando que la salida del timer se vuelva baja. Esto descraga Tr y C1 a través del canal de descarga formado por RB y la descarga Tr. Cuando VC1 cae por debajo de Vcc/3, la salida del comparador en el terminal de disparo se vuelve alta y la salida del timer se vuelve alta nuevamente. La descarga Tr se desactiva y la VC1 crece nuevamente.

En este proceso, la sección donde la salida del timer es alta, es el tiempo tomado por el VC1 para crecer de Vcc/3 a 2Vcc/3, y la sección donde la salida del timer es baja se toma para la caída de VC1 de 2Vcc/3 a Vcc/3. Cuando la salida del timer es alta, el circuito equivalente para la carga del capacitor C! es el siguiente:

La duración del estado alto en la salida del timer (tH) es el tiempo que le toma a VC1 para llegar a 2Vcc/3.

 El circuito equivalente para la descarga del capacitor C1 cuando la salida del timer está baja es:

La duración del estado bajo en la salida del timer (tL) es el tiempo que le toma a VC1(t) llegar a Vcc/3,

RD normalmente es RB>>RD , y está relacionada con la cantidad de descargaTr.,

tL=0.693RBC1 (10)

Consecuentemente, si el timer opera como astable, el periodo es el mismo con 'T=tH+tL=0.693(RA+RB)C1+0.693RBC1=0.693(RA+2RB)C1' porque el periodo es la suma de los tiempos de carga y de descarga. Y la frecuencia es el recíproco del periodo:

Ajustando la duración del ciclo de trabajo, el circuito básico de la figura 1 puede operar como un divisor de frecuencia. La  Figura 8 muestra un circuito divisor por tres que hace uso del hecho de que el redisparo no puede ocurrir durante durante el ciclo activo.

Figura 8 - Formas de onda operando como divisor de frecuencia

La forma de onda de la salida del timer se puede cambiar modulando el voltaje de control aplicado al pin 5 del timer y cambiando la referencia de los comparadores internos del timer. La figura 9 muestra el circuito de modulación de ancho de pulsos.

Cuando el tren de pulsos de disparo continuos se aplica en el modo monoestable, el ancho de la salida del timer es modulado de acuerdo a la sañal aplicada al terminal de control. la onda seno es tan buena como otras formas de onda y puede ser aplicada al terminal de control. la figura 10 muestra un ejemplo de forma de onda en  modulación por ancho de pulsos.

Figura 9 - Circuito para Modulación por ancho de Pulsos                           Figura 10 - Formas de onda.

Si la señal modulante se aplica al terminal de control mientras el timer está conectado como astable (figura 11), el timer se comvertirá en un modulador de posición de pulsos.

En este circuito, la referencia de los comparadores internos del timer es modulada por la señal aplicada al terminal de control. La figura 12 muestra una onda seno como señal moduladora y el pulso resultante de salida.

Figura 11 - Circuito del Modulador de Posición de Pulsos.       Figura 12 - Formas de onda del modulador.

Cuando la resistencia de pull-up RA en el circuito de la fig. 1 se reemplaza por una fuente constante de corriente, el VC1 se incrementa linealmente, generando una rampa lineal. La figura 13 muestra un generador de rampa lineal y la 14 las formas de onda obtenidas.

Figura 13                                   Figura 14

En la figura 13 la fuente de corriente se crea con un transistor Q1 PNP y las resistencias R1, R2, y RE.

Por ejemplo, si Vcc=15V, RE=20kΩ, R1=5kW, R2=10kΩ, y VBE=0.7V,

VE=0.7V+10V=10.7V

Ic=(15-10.7)/20k=0.215mA

Cuando el disparo se inicia en un timer configurado como el de la figura 13, la corriente fluye hacia el capacitor C1 como una corriente constante generada por el transistor PNP y las resitencias.

La VC es una rampa lineal como se muestra en la figura 14. El gradiente S de la función de rampa linealse define como:

Donde el Vp-p es el voltaje pico a pico.

Si la cantidad de carga eléctrica acumulada en el capacitor se divide por la capacitancia, la VC es:

V=Q/C (15)

Esta ecuación dividida en ambos miembros por T nos da:

lo que se puede simplificar :

S=I/C (17)

En otras palabras, el gradiente de la función rampa lineal que aparece a través del capacitor se puede obtener usando la corriente constante fluyendo al capacitor.

Si esta corriente que fluye al capacitor es de  0,215mA y la capacitancia es 0,02uF, el gradiente de la función rampa en ambos extremos del capacitor es S=0.215m/0.022u=9.77V/ms.

Dimensiones mecánicas :

Información Adicional :