Flip Flop J - K master slave
Realizzare il circuito rappresentato in figura omettendo per il momento il collegamento all'ingresso di clock. (Il piedino del 7476 deve essere scollegato)
Cercare sul data sheet come vanno collegati gli ingressi asincroni PRE e CLR.
Predisporre gli ingressi del 7476 per un comando di set (memorizzazione di 1) collegando J = 1 e K = 0. (Applicare sempre i livelli alti attraverso resistori da 1 K)
Con l'ingresso di clock a livello basso (non attivo), provare l'effetto prodotto da PRE e CLR portandoli, uno alla volta, a livello basso. (Verificare se PRE e CLR sono sincroni o asincroni).
Collegare PRE e CLR a livello alto e completare il circuito di figura (collegando il clock al circuito d'ingresso.)
Applicare agli ingressi J e K le quattro combinazioni possibili e verificare la tabella di verità.
Verificare se i dati vengono trasferiti in uscita in corrispondenza del fronte di salita o di discesa del clock.
Breve relazione da inviare via mail
Firenze 27 Aprile 2002
