Lista de Exercícios de Arquitetura de Computadores

1. Considere as informações abaixo, sobre a Arquitetura de Von Neumann:
   1. Dados e instruções são colocadas em memórias de leitura e escrita diferentes
   2. A execução de instruções ocorre, via de regra, de modo seqüencial
   3. O conteúdo da memória é acessado sempre pela sua posição, independentemente do tipo de dado nela encontrado
   Estão corretas as informações:
   1. I, II e III
   2. I e II
   3. II e III
   4. I e III
2. Sobre a organização interna da CPU, é correto afirmar que:
   1. As operações aritméticas são realizadas diretamente pela Unidade de Controle
   2. Todos os registradores da CPU são visíveis ao usuário
   3. O registrador PC contém o endereço da instrução a ser buscada
   4. O registrador MAR contém uma palavra de dados a ser escrita na memória ou a palavra mais recentemente lida
3. Analise as seguintes informações acerca dos modos de endereçamento:
   1. O modo de endereçamento direto é aquele no qual o operando se encontra presente na instrução
   2. O modo de endereçamento indireto permite um espaço de endereçamento maior, quando comparado ao modo de endereçamento direto
   3. O modo de endereçamento à pilha é, na verdade, uma especialização do modo de endereçamento indireto via registrador
   São verdadeiras as informações:
   1. I, II e III
   2. I e II
   3. II e III
   4. I e III
4. Explique graficamente como funcionam as três modalidades de endereçamento por deslocamento
5. Descreva graficamente os conceitos de PRÉ e PÓS INDEXAÇÃO
6. Mostre, através de esboço gráfico, que quanto mais estágios contiver um pipeline idealizado, maior será o número de instruções executadas no final de um período. Considere para tal uma seqüência de 4 slots de tempo, um caso inicial sem a adoção de pipeline e pipelines de 2, 3 e 4 estágios.
7. O pipeline referente à questão anterior é um pipeline idealizado. Cite dois motivos pelos quais, na prática, não se obtém o resultado ilustrado na questão anterior
8. Analise as informações abaixo acerca das memórias:
   1. Um exemplo típico de dispositivo de memória que opera segundo o método de acesso direto é a fita magnética
   2. O método de acesso aleatório possui esse nome ao permitir um tempo de acesso aleatório
   3. Considerando-se uma mesma capacidade de armazenamento, o disco rígido possui um custo por bit superior ao de um dispositivo de memória semicondutor
   Estão corretas as informações:
   1. I e II
   2. II
   3. II e III
   4. Nenhuma das informações está correta
9. Ainda sobre memórias, é correto afirmar que:
   1. O estado de uma memória SRAM é mantido diretamente com o auxílio de capacitores
   2. O conteúdo de memórias EEPROM é apagado por exposição à radiação ultravioleta
   3. Volatilidade é uma característica associada à permanência ou não dos dados na ausência de alimentação do dispositivo de memória
   4. Memórias DRAM são tipicamente mais rápidas do que memórias SRAM
10. Deseja-se construir um dispositivo de memória baseado em tecnologia de semicondutores. Os requisitos são: tamanho da palavra igual a 1 B e capacidade de armazenamento igual a 16 B. Esboce dois projetos de construção para este dispositivo, considerando que:
    1. em um projeto, o arranjo físico das células de memória é igual ao arranjo lógico das palavras, tal qual é percebido pelo processador
    2. no outro projeto, as células são dispostas fisicamente em matrizes quadradas, com metade dos bits do endereço selecionando uma linha da matriz e a outra metade selecionando a coluna da matriz. Considere também a utilização de um circuito de multiplexação externo à memória.
    Supondo que cada um dos projetos fosse implementado em um chip, que observações poderíamos fazer com relação à quantidade de pinos de endereçamento necessários em cada caso?
11. Explique graficamente a vantagem, em termos de aumento na capacidade de armazenamento, do arranjo de células de memória segundo matrizes quadradas quando se insere um pino de endereço adicional. Sugestão: considere inicialmente o projeto de um dispositivo de memória baseado em tecnologia de semicondutores cujos requisitos sejam: tamanho da palavra igual a x bits e capacidade de armazenamento igual a 4 palavras. Realize projetos considerando as alternativas descritas na questão anterior. Em seguida, insira um pino de endereço adicional em cada caso e verifique o acréscimo na capacidade de armazenamento
12. Considere uma DRAM cujos dados devem ser regenerados 64 vezes por milissegundo. Cada operação de regeneração requer 150 ns; um ciclo de memória requer 250 ns. Qual é a porcentagem do tempo total de operação da memória que é consumida na regeneração dos dados?
13. Suponha que uma palavra de dados de 8 bits armazenada na memória tenha conteúdo 11000010. Usando o algoritmo de Hamming, determine os bits de verificação que seriam armazenados na memória com essa palavra de dados.
14. Os bits de verificação armazenados com a palavra de 8 bits 00111001 são 0111. Suponha que, quando a palavra é lida na memória, os bits de verificação são calculados como 1101. Qual é a palavra de dados que foi lida na memória?
15. Quantos bits de verificação são necessários se o código de correção de erros de Hamming for usado para detectar erro em um único bit de palavras de 1.204 bits?
16. Desenvolva um código SEC para uma palavra de dados de 16 bits. Gere o código para a palavra de dados 0101000000111001. Mostre que o código identifica erros corretamente no quarto bit de dados.
17. Uma memória cache associativa por conjuntos contém 64 linhas agrupadas em conjuntos de quatro linhas. A memória principal contém 4K blocos de 128 palavras cada um. Mostre o formato dos endereços da memória principal.
18. Para os endereços hexadecimais da memória principal 111111, 666666 e BBBBBB, mostre as seguintes informações, em formato hexadecimal:
    1. Os valores dos campos de rótulo, linha e palavra, para uma memória cache com mapeamento direto, usando o formato definido no exemplo mostrado nos slides "Sistemas de Memória"
    2. Os valores dos campos de rótulo e palavra, para uma memória cache associativa, usando o formato definido no exemplo mostrado nos slides "Sistemas de Memória"
    3. Os valores dos campos de rótulo, conjunto e palavra, para uma memória cache associativa por conjuntos de duas linhas, usando o formato definido no exemplo mostrado nos slides "Sistemas de Memória"
19. Considere um microprocessador de 32 bits, com uma memória cache interna à pastilha de 16 KB, organizada com mapeamento associativo por conjuntos de quatro linhas. Suponha que o tamanho da linha da memória cache seja de quatro palavras de 32 bits. Desenhe um diagrama de blocos dessa memória cache, mostrando sua organização e como os diferentes campos do endereço são usados para determinar um acerto ou falha na memória cache. Onde a palavra de memória ABCDE8F8 é mapeada na memória cache?
20. Suponha as seguintes especificações para uma memória cache interna: mapeamento associativo por conjuntos de quatro linhas; tamanho da linha igual a duas palavras de 16 bits; capaz de acomodar um total de 4K palavras de 32 bits da memória principal; uitilizada com um processador de 16 bits que gera endereços de 24 bits. Projete a estrutura da memória cache com todas as informações pertinentes e mostre como ela interpreta os endereços enviados pelo processador
21. Considere uma máquina com memória endereçada byte a byte, com tamanho de 2^16 B e tamanho de bloco igual a 8 B. Suponha que seja utilizada uma memória cache com mapeamento direto, composta de 32 linhas.
    1. Como o endereço de memória de 16 bits é dividido em rótulo, número de linha e número de byte?
    2. Em que linhas seriam armazenados os bytes com os seguintes endereços:
       0001 0001 0001 1011
       1100 0011 0011 0100
       1101 0000 0001 1101
       1010 1010 1010 1010
       
    3. Suponha que o byte de endereço 0001 1010 0001 1010 esteja armazenado na memória cache. Quais os endereços dos bytes na mesma linha?
    4. Qual o total de bytes (com e sem os rótulos) que podem ser armazenados na memória cache?
    5. Por que o rótulo também é armazenado na memória cache?
22. Por que não faz sentido se falar em algoritmos de substituição em memórias cache onde haja mapeamento direto?
23. Descreva as principais políticas de atualização da memória principal com relação à memória cache
24. Descreva dois motivos pelos quais o aumento indiscriminado no tamanho da linha em memórias cache não leva necessariamente a um aumento do desempenho
25. As caches atuais são unificadas ou separadas? Justifique a resposta