| สปาร์กชิป ไมโครโปรเซสเซอร์แบบ RISC |
ทำไม RISC จึงทำงานได้เร็วขึ้น
การพัฒนาซีพียูที่ใช้สถาปัตยกรรมแบบ RISC ให้ชื่อว่า MIPS
(Microprocessor without interlocked pipe stages ) เป็นการทำงานที่เน้นความเร็วเช่นกัน RISC I
มีการวางรีจิสเตอร์สนับสนุนขบวนการทำงานภายใน 3 ขบวนความ โดยโครงสร้างของ RISC ทั่วไป
ทำงานได้ในไซเกิลเดียวต่อคำสั่ง
การทำงานหนึ่งคำสั่งต้องใช้เวลามากกว่าหนึ่งไซเกิล เพราะทำให้คำสั่งเหล่านั้นมีลักษณะเป็นไปป์
และขนานเดียวกันทำให้คำสั่งออกมาไซเกิลเดียว
ออกแบบโหลด / สตอร์
เพื่อลดการทำงานที่ช้า คำสั่งเหล่านี้จะต้องแน่นอนและทำงานได้ในลักษณะขนานตามกระบวนการ
ที่กำหนด
ให้การควบคุมด้วยฮาร์ดแวร์
อาศัยวงจรอิเล็กทรอนิกส์ที่ทำให้การทำงานเป็นไปในลักษณะที่ทำคำสั่งได้ในไซเกิลเดียว โดยไม่ต้อง
ใช้ไมโครโค้ด
มีจำนวนคำสั่งน้อย และการอ้างอิงแอดเดรสจำกัด
เพื่อให้โครงสร้างตายตัวในเรื่องไซเกิลการทำงาน จึงต้องลดจำนวนคำสั่งให้เหลือเท่าที่จำเป็น
เพื่อให้ฮาร์ดแวร์ควบคุมได้
ฟอร์แมตคำสั่งง่าย
เพื่อการแปลความหมายและกระทำความด้วยฮาร์ดแวร์ได้ รูปแบบคำสั่งจึงต้องง่าย
ต้องใช้เวลาคอมไพล์ภาษาระดับสูงมาก
เพื่อเปลื่ยนแปลงภาษาระดับสูงเป็นภาษาระดับต่ำ ต้องใช้คอมไพเลอร์ที่แปลงมาเป็นภาษารหัส
เครื่อง การที่ RISC ทำงานได้เร็ว เพราะการวางโครงสร้างการทำงานได้กำหนดส่วนของการทำงาน
ไว้ชัดเจนและเป็นแบบขนาน เช่น MIPS โมเดล R2000
IF การเฟตช์คำสั่ง (Instruction Fetch) คือ จังหวะที่เฟตช์คำสั่งจากหน่วยความจำมาตี
ความหมาย
RD อ่านโอเปอร์แรนต์จากรีจิสเตอร์ในซีพียู
ALU คือ การคำนวณในหน่วย ALU ตามรหัสของคำสั่งนั้นๆ
MEM การติดต่อกับหน่วยความจำ
WB การเขียนข้อมูลผลลัพธ์ในรีจิสเตอร์
เมื่อนำมาเขียนแสดงการทำงานจะได้ดังรูปที่ 8.2
การใช้วิธีการของคำสั่งในการทำงานแบบขนานนี้ ต้องใช้ถึง 5 ไซเกิล แต่ทุกขณะจะมีส่วนของซีพียู
ทำงานขนานกันทั้ง 5 ส่วนนี้ ขณะที่เฟตซ์คำสั่งหนึ่งอยู่ภายในก็มีการทำ RD, ALU, MEM, WB
กลไกการทำงานในลักษณะนี้ใช้กับซีพียู RISC ทุกตัว โครงสร้างของคำสั่งจึงอยู่ที่ ALU ว่าจะรับ
ข้อมูลได้กว้างเพียงใด เช่น ถ้ารับข้อมูลได้ 64 บิต และให้ ALU เป็นหน่วยคำนวณทางคณิตศาสตร์
แบบตัวเลขโฟลตติ้งพอยด์ ก็ยิ่งทำได้เร็วขึ้น เช่น ซีพียู i860 ของอินเทลก็ใช้หลักการของ RISC
เช่นกัน
ชุดคำสั่งของ RISC
โครงสร้างชุดคำสั่งที่ใช้ในRISC ของยกตัวอย่างของชุดคำสั่ง MIPS ไว้กระทำรีจิสเตอร์ 3 ตัว
คือ scr1, scr2, dest กล่าวถึง scr เป็นรีจิสเตอร์ตัวทำงาน dest เป็นรีจิสเตอร์ผลลัพธ์
การออกแบบคำสั่งมุ่งไปที่การใช้รีจิสเตอร์ภายใน ดังนั้น รีจิสเตอร์มักมีขนาดกว้าง ขนาด 32 บิต
จะพิจารณาคำสั่งที่แสดงจะพบว่าคำสั่งเพียงเท่านี้ การใช้งานหรือการเขียนโปรแกรม ให้ทำงานใน
สิ่งต่างๆที่ต้องการ การออกแบบ RISC ที่ใช้สถาปัตยกรรมที่แตกต่างจาก CISC โดยสิ้นเชิง
ความสามารถอยู่ที่การจัดการการหน่วยความจำ
เมื่อซีพียู RISC ทำงานด้วยคำสั่งที่ใช้กับรีจิสเตอร์เป็นหลักมีเพียง LD กับ ST ที่ใช้จากหน่วย
ความจำLD กับ ST จึงต้องเกี่ยวกับหน่วยความจำที่ซีพียูต้องติดต่อ การที่ซีพียูต้องติดต่ออย่าง
รวดเร็ว ต้องอาศัยหน่วยความจำแคช ดังนั้น ประสิทธิภาพของ RISC ขึ้นอยู่กับการจัดโครงสร้าง
ของหน่วยความจำที่หน่วยความจำแคชจะต้องมีบทบาทที่ทำให้ซีพียูติดต่อข้อมูลเป็นส่วนใหญ่
โครงสร้างของแคชที่ใช้กับ RISCเป็นแบบ direct mapped cache ใช้การติดต่อกับหน่วยความ
จำนี้จำทำให้หน่วยความจำต่อกับแคชในลักษณะที่มีการกำหนดตำแหน่ง แคชแบบนี้จะทำให้การเข้า
ถึงทำได้เร็ว
โครงสร้างการอินเตอร์รัปต์ยังคงใช้เหมือนเดิม
ซีพียูแบบ CISC ต้องอาศัยการทำงานในลักษณะโปรแกรมหลายระดับ การใช้สัญญาณอินเตอร์รัปต์
เข้ามาเป็นตัวสวิตซ์การทำงานในแต่ละส่วนของโปรแกรม กรณีของ RISC การอินเตอร์รัปต์มีกลไก
การทำงานคล้ายกันแตกต่างกันในเรื่องการทำงานภายในซีพียู CISC มีไมโครโค้ดคอยจัดการบางให้
แต่แนวความคิดของการใช้งานก็เหมือนเดิมดังรูป 8.3 เมื่ออินเตอร์รัปต์เกิดขึ้น การทำงาน โดยที่
ซีพียูจะการตรวจสอบสถานะของตนเองว่าในลำดับทีจะตอบสนองต่ออินเตอร์รัปต์ได้หรือไม่ ถ้า
พร้อมก็จะเริ่มทำงานโดยที่นำสถานะของโปรแกรมที่อยู่ในPSW ไปเก็บในหน่วยความจำแล้วนำค่า
ของโปรแกรมเคาน์เตอร์ไปเก็บในโปรแกรมด้วย รับค่าของเวิร์ดแสดงสถานะและโปรแกรม
เคาน์เตอร์ตัวใหม่ เพื่อเริ่มต้นทำงานในส่วนของโปรแกรมบริการต่อไป
|
|